近年来，基于先进封装集成技术的Chiplet技术已成为驱动设计效率提升的重要方式。
随着制程的不断迭代，芯片设计成本与制造成本均呈现指数型的增长趋势。
根据Universal ChipletInterconnect Express (UCIe) ，28nm制程的芯片设计成本约0.51亿美元。但当制程提升至5nm时，芯片设计成本则快速升至5.42亿美元，成本提升近十倍。
(资料图片仅供参考)
系统级封装、Chiplet等先进封装技术成为行业技术演进的关键路径。
据 TF SECURITIES 预计，2024 年 Chiplet 的市场规模将达到 58 亿美元，Chiplet 的全球市场规模将迎来快速增长。
Chiplet（芯粒）是一种可平衡计算性能与成本，提高设计灵活度，且提升IP模块经济性和复用性的新技术之一。
Chiplet是指预先制造好、具有特定功能、可组合集成的晶片（Die），应用系统级封装技术(SiP)，通过有效的片间互联和封装架构，将不同功能、不同工艺节点的制造的芯片封装到一起，即成为一颗异构集成(HeterogeneousIntegration)的芯片。
Chiplet实现原理如同搭积木一样，把一些预先在工艺线上生产好的实现特定功能的芯片裸片，通过先进的集成技术（如3D集成等）集成封装在一起，从而形成一个系统芯片。
通过芯片异构集成，将传感、存储、计算、通信等不同功能的元器件集成在一起，成为解决只靠先进制程迭代难以突破的平衡计算性能、功耗、成本的难点。
该模式兼具设计弹性、成本节省、加速上市等优势。
Chiplet异构集成示意：
资料来源：日月光
Chiplet发展涉及到整个半导体产业链，是一场生态变革。
会影响到从EDA厂商、晶圆制造和封装公司、芯粒IP供应商、Chiplet产品及系统设计公司到Fabless设计厂商的各个环节的参与者。
资料显示，在分工上，当前由于产业规模尚未起量，企业边界较为模糊，大多数会跨越多个环节，例如国内的奇异摩尔、北极雄芯、奎芯科技在提供芯粒方案同时也涉及芯片设计服务。
资料来源：Forceinstitue、德邦研究
产业链整体分工来看，发展初期企业边界较为模糊，Chiplet的平台是竞相布局的焦点。
Chiplet芯片设计企业的芯粒主要是自己提供，如AMD、华为、芯原微等。
Chiplet的平台是竞相布局的焦点，不论是芯片设计服务企业（如奇异摩尔）、封装企业（如长电、日月光等），还是EDA工具（如概伦电子、华大九天等）企业都有所涉及，在为自身研发服务的同时，未来有机会成为行业通用平台。
从封装环节来看，封装演进的本质是在成本可控的情况下尽可能提升互联的密度与速度，从2D封装到2.5DChiplet、3DChiplet，封装环节价值量&重要性不断提升。
主流的3DChiplet技术包括CoW和WoW等，大幅提升芯片性能、能耗比及良率。
2.5DChiplet和3DChiplet中涉及到的许多技术是前段工艺的延续，而晶圆厂在前段环节是有技术优势的，比如硅转接板封装的制造。
后道封装厂商的优势在于异质异构的集成（即互联部分），同时也在2.5D和3D后道封装领域有较高的经验积累和技术壁垒。
当前长电科技、通富微电、华天科技三家企业均已实现Chiplet产品量产。
Chiplet发展趋势：
资料来源：芯耀辉官网
另外需要注意的是，受制于面积、散热问题的因素，当前Chiplet或不适用于手机笔记本电脑等消费类应用。
手机方面，高通的核心是手机市场，车载和笔记本电脑都是手机的延伸，手机领域或暂不会使用Chiplet，主因Chiplet的封装基板面积大，不适宜手机内使用。
此外，芯粒之间的互联特别是2.5D、3D 先进封装会带来电磁干扰、信号干扰、散热、应力等诸多复杂物理问题，可能暂不适用于消费类产品的应用。
关注乐晴智库，洞悉产业格局！
关键词：
